[16] CH8 순차논리회로 < FSM+Counter 응용 설계 >
Computer Architecture/논리회로2022. 1. 9. 19:30[16] CH8 순차논리회로 < FSM+Counter 응용 설계 >

- Synchronizer : 신호를 클럭에 동기시키며 Metastability방지를 위함. - Debouncer : 기계적 진동때문에 1이나 0으로 안정된 값을 바로 갖지 못하므로 이러한 채터(chatter)또는 바운스(bounce)를 제거한다. - Level to pulse converter : 여러 클럭 사이클 동안 1또는0이 입력되므로 신호를 한 클럭 동안에만 1이나 0이 되는것이 필요한 경우에 사용한다. - 버튼을 누르는 동작은 사람의 개념으로는 잠깐이지만 매우 오랫동안 1이 유지되기 때문에 이를 펄스 신호로 바꾸어 처리하면 편리한 경우가 있다. - idel 상태 : 1을 받아들일 수 있는 ..

[12] CH8 순차논리회로 < 비동기-동기 카운터, FSM >
Computer Architecture/논리회로2022. 1. 9. 14:09[12] CH8 순차논리회로 < 비동기-동기 카운터, FSM >

Synchronous(동기) 회로 - 모든 F/F이 동시에 동작. 즉, clock의 rising edge에 동시 동작한다. - 모든 F/F의 clk단자에 같은 clock 신호가 입력된다. - 설계가 쉽다. Asynchronous(비동기) 회로 - 모든 F/F이 동시에 동작하지 않는다. - 모든 F/F의 clk단자에 같은 clock신호가 입력되지 않는다. - 설계가 어렵다. - 경우에 따라서는 속도 향상 효과가 있다. - 비동기 회로의 문제점 중 하나인 지연시간이 포함된다. - 원인 : 카운터의 모든 플립플롭이 동시에 변하지 않는다. - 단점 : 변하는 중간에 다른..

image