- Clock의 rising edge마다 오른쪽으로 하나씩 시프트 - Serial out과 Parallel out의 차이는 출력이 무엇인지만 차이가 있다. - MUX는 게이트 조합 등으로 만들 수 있으며 기호로 쉽게 오른쪽과 같이 표시한다. - load=1일때 d0->q1, d1->q1, d2->q2, d3->q3로 로드 - load=0 일때 d0->q0. q0->q1, q1->q2, q2->q3로 시프트 d0=1, d1=0, d2=0, d3=1 일때의 파형 < Bidirectional ..

- Synchronizer : 신호를 클럭에 동기시키며 Metastability방지를 위함. - Debouncer : 기계적 진동때문에 1이나 0으로 안정된 값을 바로 갖지 못하므로 이러한 채터(chatter)또는 바운스(bounce)를 제거한다. - Level to pulse converter : 여러 클럭 사이클 동안 1또는0이 입력되므로 신호를 한 클럭 동안에만 1이나 0이 되는것이 필요한 경우에 사용한다. - 버튼을 누르는 동작은 사람의 개념으로는 잠깐이지만 매우 오랫동안 1이 유지되기 때문에 이를 펄스 신호로 바꾸어 처리하면 편리한 경우가 있다. - idel 상태 : 1을 받아들일 수 있는 ..

- 주파수를 나누는 블록 - 예를들어, 100MHz/2 = 50MHz로 클럭이 느려짐 - 반대로 주기는 늘어남 1/100MHz =10ns, 1/50MHz =20ㅜㄴ - 디지털 회로로 쉽게 만들 수 있음 - 매 클럭 에지마다 값을 바꾸기 때문에 입력 클럭을 2분주한 클럭을 발생 - 00>01>10>11로 변하는 카운터가 11이 되었을 때만 last=1 - last =1일 경우에만 clkout이 반전된다. - 000>001> -- > 100>000로 변하는 카운터 - 100이 되었을 때만 last=1이고 다음 클럭에서 clkout반전됨 - 2비트 오른쪽 shift regist..

- 입력 up=1일때 00 > 01 >10 >11 > 00 - 입력 up=0일때 11 > 10 > 01 > 00 > 11 - 카운터가 11이고 up=1이거나, 카운터가 00이고 up =0일때 last =1 - en =1일 경우에만 카운트하는 2비트 그레이 카운터 - TV의 채널이 4개있다고 가정하자(0,1,2,3) - 채널 UP버튼을 누를때마다 증가 , down누를때마다 감소 - UP과 DN을 누르지 않거나 동시에 누르면 채널은 변하지 않는다. HDL를 사용한 디지털 설계에서는 실제로 JK F/F또는 T F/F를 사용하지 않고 D F/F를 사용..

1. 상태 다이어그램(state diagram)을 그린다. 2. 상태표(state table)을 작성한다. 3. 다음상태와 출력신호를 카르노맵으로 축약한다. 4. 회로도(schematic)를 작성한다. 5. 타이밍 다이어그램으로 동작을 확인한다. - 00 > 01 > 10 > 11 > 00 > 01과 같이 값을 세는 카운터의 설계 1. State diagram의 작성 - 0부터 9까지 그리고 다시 0부터 카운트 9일때는 last=1이 되는 카운터

Synchronous(동기) 회로 - 모든 F/F이 동시에 동작. 즉, clock의 rising edge에 동시 동작한다. - 모든 F/F의 clk단자에 같은 clock 신호가 입력된다. - 설계가 쉽다. Asynchronous(비동기) 회로 - 모든 F/F이 동시에 동작하지 않는다. - 모든 F/F의 clk단자에 같은 clock신호가 입력되지 않는다. - 설계가 어렵다. - 경우에 따라서는 속도 향상 효과가 있다. - 비동기 회로의 문제점 중 하나인 지연시간이 포함된다. - 원인 : 카운터의 모든 플립플롭이 동시에 변하지 않는다. - 단점 : 변하는 중간에 다른..

- Clock신호는 주기적인 square wave - Clock 신호는 의미있는 정보를 보낸다기 보다는 타이밍을 맞추기 위해 사용 - Clock에 맞추어 Latch 또는 플립플롭들이 동시에 정보를 저장한다. - 플립플롭은 Clock신호가 변화하는 시점인 edge(엣지)에 맞추어 동작한다. (Edge - sensitive) - Latch는 엣지가 아니라 Clock 신호 값의 수준(EN)에 맞추어 동작한다.(Level - sensitive) - Rising edge에 맞추어 동작하는 플립플롭을 rising edge triggered F/F이라고 한다. - Falling edge에 맞추어 동작하는 플립플롭을 falling edge triggered F/F이라고 한다..

조합 회로(Combinational Logic) - 값을 저장하지 못함 - 클럭을 사용하지 않음 - 입력의 변화가 출력에 바로 반영됨 - 예) 가산기,(디)멀티플렉서,디코더,인코더 etc 순차회로(Sequential Logic) - 값을 저장하는 래치,플립플롭,레지스터(플립플롭의 모임),메모리 등의 소자가 있어 현재상태를 저장 - 클럭을 사용하여 값을 저장 - 입력이 변화해도 주로 클럭의 에지에서 값이 저장된다. - 예) 카운터,레지스터,클럭 분배기,FSM etc - Set : S신호가 0일 때 Q값은 1 - Reset : R신호가 0일 때 Q값은 0 - S,R신호는 0일때 활성화되는 active low신호입니다. < SR La..

- Logic 1을 gate에 가하면 on - Logic 0을 gate에 가하면 off - Logic 1을 gate에 가하면 off - Logic 0을 gate에 가하면 on 출력 OUT가 1이 되기 위해서는 - D'*(A'+(B'*C')) : D는 무조건 연결되야 하고, A 혹은 B,C가 연결되어야 합니다. - (D+A*(B+C)' : D가 끊어지거나, A또는B가 끊어져야 합니다. tri-state : 0,1,high impedence 3가지 상태를 가진다. en = 0일때 h..

- 2개의 입력 중 하나만을 선택하여 출력 - S=1이면 A를 출력, S=0이면 B를 출력. - S에 관한 A,B값에 대한 출력 파형 분석 1 to 2 Demux - 2개의 라인 중 하나의 라인에만 신호를 보냄 - S=1이면 D1=Din, D0=0, S=0이면 D0=Din, D1=0 - 디멀티플렉서는 기본적으로 디코더의 개념을 사용 - 4 to 1 Decoder의 출력을 enable로 사용 MUX : Data selector Demux : Data distributor