Introduce DRAM 디바이스는 각각의 디바이스의 데이터 비트 수에 따라 분류할 수 있고, 세대가 바뀔 때마다 4배씩 증가하였습니다. 주어진 세대에서 DRAM 디바이스는 다른 어플리케이션에 사용되는 다른 데이터 버스 넓이에 의해 구분됩니다. 다음 표는 256M 비트 디바이스의 3가지 구분을 보여줍니다. (4비트 데이터 버스, 8비트 데이터 버스, 16비트 데이터 버스로 구분될 수 있다는 것을 보여줍니다. 4비트 데이터 버스에서 데이터 1개의 column을 가져오기 위해 SDRM 디바이스에 공급되는 어드레스는 4비트의 데이터를 받고, 디바이스에는 4비트 데이터와 함께 6천4백만개의 분리된 어드레스 가능한 장소가 있습니다. 그러므로 4비트 데이터 버스를 가지는 256M비트 SDRAM디바이스는 64Meg..

Introduce 모든 DRAM 디바이스들은 DRAM 디바이스의 데이터의 onto, within, off이동을 지시하는 몇몇 기본적인 로직 컨트롤 회로를 가집니다. 필수적으로 몇몇 컨트롤 로직은 DRAM 디바이스상에 있어야 하며, 외부에 인가된 시그널을 받아들이고 컨트롤한 다음에 데이터의 이동을 지시하는 내부 컨트롤 시그널의 타이밍 시퀀스를 적절히 조율하는 역할을 합니다. 위는 FDM DRAM디바이스에서 데이터의 이동과 감지를 위한 시그널의 타이밍과 순서를 컨트롤하고 만들어내는 컨트롤 로직을 보여줍니다. FDM DRAM의 컨트롤 로직은 비동기로 외부의 컨트롤 시그널을 받아들이고, 내부의 컨트롤 시그널의 순서를 만들어냅니다. 필수적으로 3가지 시그널을 포함하는데, RAS, CAS, WE입니다. FDM DR..

Introduce 최근의 DRAM디바이스는 제조상에서 복잡한 반도체 공정에 의존하는데, 실리콘 웨이퍼 상의 결함이나 작은 공정 변화는 직접적으로 결함이 있는 셀, 워드라인, 비트라인 등으로 이어집니다. 몇몇 결함들을 견뎌내고 수율을 높이기 위해 선택한 방법은 여분의 로우와 칼럼을 사용하는 것입니다. 밑은 여분의 워드라인과 여분의 비트라인의 어레이를 보여줍니다. DRAM 디바이스에서 DRAM 어레이의 각각의 row는 laser programmable link를 통해 선택적으로 끊을 수 있도록 디코더에 연결되어 있습니다. 셀이나 전체 워드라인에 결함이 있다고 발견하면, 그 로우의 기본 디코더상의 레이저 혹은 전기적인 프로그래머블 링크는 그 기본 디코더에 연결되어 있는 워드라인을 끊고, 여분의 로우가 끊어진 ..

Introduce 오픈비트라인 구조와 폴리드 비트라인 구조와 같은 2개의 서로 다른 어레이 구조를 만듭니다. 이 2가지 어레이 구조의 차이점은 오픈 비트라인 구조 같은 경우 각각의 sense amplifier를 쓰는 비트라인 쌍이 분리된 어레 부분에 형성되어 있는 반면 폴리드 비트라인 구조의 경우 비트라인 쌍이 같은 어레이 부분에서 형성됩니다. 이러한 다른 구조들은 셀 사이즈와 ㄴ노이즈 여유도 측면에서 서로 다른 장단점을 가집니다. 오픈 비트라인 어레이 구조 위 그림은 오픈 비트라인 DRAM 어레이 구조의 개략적인 배치를 보여줍니다. 이 구조에서 셀들이 서로 빽빽이 들어차 있을 수 있습니다. 이 구조는 몇가지 단점을 가지는데, 그 중 하나는 오픈 비트라인 구조는 비트라인 쌍이 다른 어레이 부분에서 오고,..

Introduce 이 장에서는 Fast Page Mode(FDM) DRAM 디바이스에 대한 가벼운 개요를 제공합니다. DRAM 디바이스 조직 위 그림은 FDM DRAM 디바이스의 DRAM 저장 셀들은 4096개의 row, 1024개의 column 그리고 column당 16비트의 데이터로 구성됩니다. 이 디바이스에서 매번 row access가 일어날때, 12비트 어드레스가 어드레스 버스에 인가되고 RAS(Row-Address-Strobe)가 외부 메모리 컨트롤러에의해 실행됩니다. DRAM디바이스 내에서 어드레스 버스에 있는 어드레스는 row address buffer에 의해 buffer되고 그 다음 row decoder로 보내집니다. 그 다음에 4096개 row의 저장 셀들 중 1개를 선택합니다. 그런 다..

Introduce DRAM 디바이스 상에서 저장 캐패시터에 저장된 작은 전하를 디지털 값으로 바꾸기 위한 기능은 차동 sense amp에 의해 수행됩니다. 차동 sense amp는 bitline 쌍의 전압 값을 입력으로 받아들인 후 그 차이를 감지하고, 이를 한쪽으로 증폭시키는 역할을 합니다. 최근 DRAM 디바이스에서 sense amplifer는 3가지 일반적인 기능을 가집니다. DRAM디바이스 상에서 sense amplifier의 기능 전압의 변화 감지 액세스 트랜지스터가 켜지고 저장 커패시터의 전하가 비트라인 상에 놓였을 때 발생하는 작은 전압의 변화를 감지하는 것입니다. sense amp는 분리된 bitline에 공급되는 기준 전압과 비트라인상의 전압을 비교하여 이 차이를 최대로 증폭시켜 저장된 ..