5) 다이오드 모델과 회로 3[라자비 전자회로]

다이오드 응용  [반파 및 전파 정류기 ]

 

반파 정류기

그림과 같이 V(out)은 V(in)이 V(D,on)을 초과하기 전까지 0을 유지하는데 이점에서 D1은 켜지고 V(out) = V(in) - V(D,on)이다.

V(in) < V(D,on)이면 D1이 꺼지고 V(out) = 0 이다. >> 회로는 아직 정류기로서 동작하지만 약간 낮은 직류 크기를 발생시킨다. 

 

반파 정류기는 회로의 유용한 출력을 발생시키지 않습니다. 전지와 달리 정류기는 시가넹 따라 상당히 변하는 출력을 발생키기 때문입니다. 하지만 단순한 변화로 이러한 문제점을 해결 할 수 있습니다. 

 

 

저항은 캐패시터로 대체된다. 이 회로의 동작은 정류기의 동작과 상당히 다른데 순방향 바이어스에서 D1에 대한 일정 전압 모델을 가정하면서 C1에 걸린 초기조건은 0으로 시작하고 회로의 동작을 본다. 

 

V(in)이 0으로부터 증가함으로써 D1은 V(in) > V(D,on) 일때까지 꺼지는데 이점에서 D1은 전지로서 동작하기 시작하고

V(out) = V(in) - V(D,on)이다. 즉 V(out)은 V(p)-V(D,on)의 피크값에 이른다. 그 이후 시간 t1에서 V(in) = V(p)-V(D,on)이 된다. V(in)이 떨어지기 시작하면서 V(out)은 일정하게 유지해야만 하는데, V(out)이 떨어지면 C1의 위의 판에서 D1의 캐소드를 통하여 C1이 방전되어야 하지만 그것은 불가능 하기 때문입니다. 그러므로 다이오드는 t1 이후에 꺼지는데 t2에서 V(in) = V(p) - V(D,on) = V(out)이다. 이때 다이오드는 0 전압차이를 유지한다. t > t2에서 V(in) < V(out)이므로 다이오는 음의 전압을 경험한다. 

 

t = t3, V(in) = - V(p)일때 다이오드에 걸리는 V(out) - V(in) = 2V(p) - V(D,on)의 최대 역방향 바이어스를 견디어 내야 한다. 

 

t = t4일때 V(in)은 V(out)을 초과하난 아직 D1을 켤 정도는 아니다. 

 

t = t5일때 V(in) = V(p) = V(out) + V(D,on)이고 D1은 켜지나 이는 t=t1과 동일하다. 

 

==>> V(out)은 무기한으로 V(p)-V(D,on)을 유지한다. 

 

 

 

부하는 어떤 경우에 단순한 저항으로 표현될 수 있다. >> R(L)이 존재하는 경우 분석 

 

V(in)이 t1이후에 떨어기직 시작하면 R(L)은 C1에 대한 방전 경로를 제공함으로써 V(out)도 떨어진다. t2에서 V(in)과 V(out)이 동일하게 되고 조금 후에, t3 V(in)은 V(out)을 V(D,on)만큼 초과하므로 D1을 켜고 V(out) = V(in) - V(D,on)이 되게 한다. V(out)에 결과적으로 생기는 변화를 리플이라 한다. 

 

전파 정류기 

 > 앞에서 본 반파 정류기는 입력의 음의 반주기를 막음으로써 커패시터가 부하에 의해 방전되는 것을 허용했다. 회로에 큰 부하(저항)이 존재하면 큰 리플 때문에 문제가 발생할수 있다. 

 

단순한 변형(음의 반주기 invert)를 통해 음과 양의 반주기를 모두 출력으로 통과 시켜 리플을 반으로 줄인다. 

 

 

아래 와 같이 주기를 반전 시킬 수 있도록 설계되어야 하는데 먼저 반전을 하는 반파 정류기를 설계 해야된다. 

 

다음과 같이  설계될 수 있는데 V(out)의 극성에 주의해야 한다. V(in) < 0 이면 D1,D2 모두 켜지며 V(out) = - V(in)이 된다. V(in) > 0 인 경우 D1,D2는 꺼져 R(L)로 흐르는 전류가 0 이되고 V(out) = 0 이된다. 

 

위 회로와 유사하게 단순히 음의 반주기를 막는 회로 V(in) < 0 인 동안 V(out) = 0 , Vin > 0 동안 V(out) = V(in)

 

앞의 사실을 기반으로 전파 정류기를 만들기 위해 d와f의 구조를 결합합니다. 

 

 

음의 반주기는 D1,D2를 통해 부호를 바꾸어 통과시키고 양의 반주기는 D3,D4를 통하여 반전 없이 통과. 이와 같이 간단해지며 '브리지 정류기'라 한다. 

 

KVL 이용 

 

V(in) < 0 이면 D1,D2 가 켜지고 D3,D4가 꺼지며 다음과 같이 간략하게 표현된다. V(out) = -V(in) 반면, V(in) > 0이면 오른쪽과 같으며 V(out) = V(in)이 된다. 

 

 

 

다이오드가 이상적이지 않으면 이 결과는 어떻게 바뀔까? 앞의 회로가 R저항과 직렬인 두개의 순방향 다이오드를 소개하고 V(in) < 0에 대하여 V(out) = V(in) - V(D,on)을 발생시킨다. 2V(D,on)의 강하는 V(p)가 상재적으로 작고 출력 전압이 V(p)와 가까워야만 하는 경우에 어려움을 직면한다. 

 

브리지를 한번 더 그리고 완벽한 설계를 하기위해 커패시터 추가한다. 커패시터 방전은 대략 입력 주기의 반 동안 발생하므로 리플은 대략적으로 다음과 같다. 

 

ex) 정현파 입력에 대하여 브리지 정류기에 있는 각 다이오드에 의해 흐르는 전류를 시간의 함수로 도시하라.

 

위의 위의 두가지 회로로부터 V(in) < -2V(D,on)에 대하여 V(out) = -V(in)-2V(D,on)을,

V(in) > 2V(D,on)에 대하여 V(out) = V(in) - 2V(D,on)을 얻는다. 각 반주기에서 두개의 다이오드는 V(out) / R(L)과 같은 전류를 흘리고 다른 두개는 거진 상태를 유지한다. 그러므로 다이오드 전류는 다음과 같은 그림을 보여준다. 

 

 

정류기 회로 요약