Introduce
DRAM 디바이스는 각각의 디바이스의 데이터 비트 수에 따라 분류할 수 있고, 세대가 바뀔 때마다 4배씩 증가하였습니다.
주어진 세대에서 DRAM 디바이스는 다른 어플리케이션에 사용되는 다른 데이터 버스 넓이에 의해 구분됩니다. 다음 표는 256M 비트 디바이스의 3가지 구분을 보여줍니다. (4비트 데이터 버스, 8비트 데이터 버스, 16비트 데이터 버스로 구분될 수 있다는 것을 보여줍니다.
4비트 데이터 버스에서 데이터 1개의 column을 가져오기 위해 SDRM 디바이스에 공급되는 어드레스는 4비트의 데이터를 받고, 디바이스에는 4비트 데이터와 함께 6천4백만개의 분리된 어드레스 가능한 장소가 있습니다. 그러므로 4비트 데이터 버스를 가지는 256M비트 SDRAM디바이스는 64Meg x4디바이스라고도 합니다. 내부적으로 칼럼당 4비트의 데이터를 가지고, 로우당 2048칼럼의 데이터를 가지며, 뱅크당 8192로우를 가지고 하나의 디바이스에는 4개의 bank가 있습니다.
일반적으로 어플리케이션에 4개의 16M x16디바이스들은 64비트의 데이터 버스 128MB 저장을 위한 메모리의 하나의 랭크를 형성하기 위해 병렬로 연결될 수 있습니다. 다른 방식으로 16개의 64M비트 x4디바이스들은 64비트 데이터 버스와 512MB 저아을 위한 메모리의 하나의 랭크를 형성하기 위해 병렬로 연결될 수 있습니다.
디바이스 종류 간의 트레이드 오프
256M 비트 SDRAM 디바이스에서 로우의 사이즈는 다른 종류에서도 변하지 않았고, 로우당 칼럼의 수는 칼럼당 많은 비트를 특징짓는 넓은 데이터 버스에 따라 단순히 감소했습니다. 그러나 같은 DRAM세대간의 다른 종류의 DRAM 디바이스 사이에서 일정한 로우 사이즈는 일반적인 트렌드는 아닙니다. 다음 그림은 1G 비트 DDR2 SDRAM 디바이스의 다른 종류들을 보여주고 있습니다.
~
결국 명령당 이동되는 비트 숫자의 차이는 같은 디바이스 세대의 다른 종류사이에서 다른 파워소모와 성능을 보여줍니다.
예를들어 로우당 16384개의 비트를 가지며 로우가 활성화되는 각각의 경우마다 16384개의 DRAM 셀은 동시에 각각의 비트라인에서 방전되고, 감지되고, 증폭되고, 그 다음 복구됩니다. 큰 로우 사이즈는 작은 로우 사이즈를 가지는 종류보다 상당히 큰 전류를 소모하는 것을 의미합니다.
'Computer Architecture > 메모리 시스템' 카테고리의 다른 글
[DRAM] DRAM디바이스 컨트롤 로직 (0) | 2022.06.08 |
---|---|
[DRAM] 디코더와 리던던시 (0) | 2022.06.08 |
[DRAM] RAM 어레이 구조 (0) | 2022.06.08 |
[DRAM] DRAM 디바이스 조직과 저장 셀 (0) | 2022.06.08 |
[DRAM] Differential Sense Amplifier(차동 증폭기) (0) | 2022.06.08 |
포스팅이 좋았다면 "좋아요❤️" 또는 "구독👍🏻" 해주세요!