[11] PHY Interface for the PCI Express 간단히 알아보기
PCIe & CXL & UCIe Protocol/PCIe2024. 8. 12. 20:27[11] PHY Interface for the PCI Express 간단히 알아보기

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다.  이전 글)  [10] PCIe - Physical Layer (LTSSM) - 2 returnclass.tistory.com  PIPE PIPE(PHY Interface for the PCI Express) 인터페이스는 인텔이 개발한 표준 인터페이스로, PCI Express(PCIe)의 물리 계층(PHY)과 프로토콜 계층 간의 상호작용을 최적화하기 위해 설계되었습니다. 이 인터페이스는 데이터 전송의 효율성과 호환성을 극대화하여, 다양한 제조업체들이 PCIe 호환 제품을 빠르고 쉽게 개발할 수 있도록 돕습니다. PIPE는 8b/10b 또는 128b/130b en..

[10] PCIe - Physical Layer (LTSSM) - 2
PCIe & CXL & UCIe Protocol/PCIe2024. 6. 24. 21:08[10] PCIe - Physical Layer (LTSSM) - 2

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. LTSSM은 아주 방대한 내용을 담고 있습니다. 이번 글에서 모든 내용을 담기보다는 각각의 state가 가진 핵심 동작 위주로 설명할 것입니다. 자세한 내용은 PCIe Specification을 참고해주세요. 이전 글)  [9] PCIe - Physical Layer (LTSSM) - 1 returnclass.tistory.com  Detect State Detect state의 목표는 state의 이름과 같이 link partner를 감지하는 과정입니다. Detect.Quiet일종의 reset과 같은 동작입니다. linkup, link training bit등..

[9] PCIe - Physical Layer (LTSSM) - 1
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 28. 22:18[9] PCIe - Physical Layer (LTSSM) - 1

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다.  이전 글)  [8] PCIe - Physical Layer (PCIe Gen3 ~) returnclass.tistory.com   PCIe LTSSM(Link Training and Status State Machine)은 hardware기반으로 수행되며, physical layer가 이를 제어합니다. 이 과정은 reset 후 hardware에 의해 자동으로 시작됩니다. LTSSM은 여러 상태를 통해 link를 설정하고 packet traffic이 정상적으로 진행될 수 있도록 합니다.  Link Traning Link Traning은 PCIe와 같은 고속 직렬..

[8] PCIe - Physical Layer (PCIe Gen3 ~)
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 27. 10:07[8] PCIe - Physical Layer (PCIe Gen3 ~)

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다  이전 글)  [7] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Receive Logic returnclass.tistory.com PCIe Gen3 PCIe Gen3 사양 업그레이드의 주요 동기는 대역폭을 두 배로 늘리는 것이었습니다. 주파수를 5 GT/s에서 10 Gb/s로 단순히 두 배로 늘리는 방법은 여러 문제를 야기했습니다:높은 주파수는 더 많은 전력을 소모: 더 높은 속도에서 신호 무결성을 유지하기 위한 복잡한 조건 로직(이퀄라이제이션)이 필요하며, 이는 전력 소모를 증가시킵니다. 고주파수에서 신호 열화: 일부 회로 기..

[7] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Receive Logic
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 26. 21:27[7] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Receive Logic

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글)  [6] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Transmit Logic returnclass.tistory.com PCIe Receive Logic Details PCIe 수신 로직은 각 레인에서 직렬로 데이터를 수신한 후 이를 데이터 링크 계층으로 전달하는 과정을 포함합니다. Differential Receiver 수신 로직의 첫 번째 단계는 차동 입력 버퍼입니다. 이 버퍼는 각 레인의 피크-투-피크 전압 차이를 감지하여 해당 차이가 논리적 1 또는 0을 나타내는지 결정합니다. 차동 신호는 더 높은 주파수와 ..

[6] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Transmit Logic
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 26. 20:22[6] PCIe - Physical Layer (PCIe Gen1 & Gen2) - Transmit Logic

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글)  [5] PCIe - Data Link Layer (DLLP & Ack/Nak protocol) returnclass.tistory.com PCIe Physical Layer  PCIe(Peripheral Component Interconnect Express)의 physical layer는 데이터를 전송하고 수신하는 역할을 합니다. 각기 다른 세대의 PCIe에 따라 전송 방식이 조금씩 다르기에, 8b/10b 인코딩 방식을 사용하는 PCIe gen1,2와 gen3이상으로 나누어 설명하겠습니다. Physical Layer의 역할 Physical Laye..

[5] PCIe - Data Link Layer (DLLP & Ack/Nak protocol)
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 13. 09:59[5] PCIe - Data Link Layer (DLLP & Ack/Nak protocol)

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글)  [4] PCIe - Transaction Layer (Ordering) returnclass.tistory.comData Link Layer Overview  PCI Express (PCIe)의 데이터 링크 계층은 전송 데이터의 무결성을 보장하고 효율적인 데이터 흐름 제어를 제공합니다. 이 계층은 CRC와 LCRC를 활용하여 데이터 에러를 검출하고 수정하며, 크레딧 기반의 흐름 제어 시스템을 통해 네트워크 혼잡을 방지하고 데이터 전송의 효율성을 높입니다. 또한, ACK와 NACK 시그널을 사용하여 패킷의 수신 성공 여부를 송신자에게 통보하고, 필요시..

[4] PCIe - Transaction Layer (Ordering)
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 12. 22:02[4] PCIe - Transaction Layer (Ordering)

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글) [3] PCIe - Transaction Layer (Quality of Service & Flow Control) returnclass.tistory.com Transaction Ordering  transaction ordering의 deadlock 상태를 피해야 할 필요성을 고려하여 만들어졌으며, traffic flow에서 transaction을 ordering 하는 세 가지 일반적인 모델이 있습니다. Ordering Type1. Strong Ordering PCIe는 동일한 traffic class(TC) 할당을 받은 transaction의 s..

[3] PCIe - Transaction Layer (Quality of Service & Flow Control)
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 12. 19:44[3] PCIe - Transaction Layer (Quality of Service & Flow Control)

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글)  [2] PCIe - Transaction Layer (TLPs) returnclass.tistory.comQuality of Service QoS는 네트워크에서 데이터 전송의 질을 관리하고 보장하기 위한 기술과 정책의 집합을 의미합니다. QoS는 데이터 트래픽을 우선순위에 따라 처리하여, 네트워크의 성능을 최적화하고, 특정 응용 프로그램이나 서비스에 필요한 대역폭과 지연 시간을 보장하는 데 중요합니다. PCIe에서 역시 QoS를 지원하는데, traffic class, virtual channel, port arbitration, vc arbitrat..

[2] PCIe - Transaction Layer (TLPs)
PCIe & CXL & UCIe Protocol/PCIe2024. 5. 12. 10:30[2] PCIe - Transaction Layer (TLPs)

이 글은 제가 PCIe를 공부하면서 겪은 시행착오를 바탕으로 정리한 글입니다. PCIe를 처음 접하는 분들에게 좋은 길라잡이가 되었으면 합니다. 이전 글)  [1] PCIe - Introduction 2 returnclass.tistory.comTransaction Layer 소개  PCIe의 transaction layer는 CPU 혹은 device core로부터의 memory read/write, I/O configuration, message 요청을 받아 처리합니다. 이 계층에서는 요청의 성격에 맞게 Transaction Layer Packets(TLPs)를 형성하고, 이를 통해 목적지 주소와 라우팅 정보를 포함시켜 패킷을 구성합니다. 또한 데이터의 무결성을 보장하기 위해 선택적으로 CRC를 추가하..

image